PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-245736

(43)Date of publication of application : 01.10.1990

(51)Int.CI.

G02F 1/136 G02F 1/13

H01L 29/784

(21)Application number: 01-066147

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.03.1989

(72)Inventor: TANIGUCHI HIDEAKI


ORITSUKI RYOJI SASANO AKIRA

(54) LIQUID CRYSTAL DEVICE AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To obtain a liquid crystal display device in which a conductive film does not corrode by coating a terminal and at least a part of a signal line connected to the terminal with an ITO film and providing an opaque conductive film between the end part of a silicone nitride film and the signal line coated with the ITO film.

CONSTITUTION: The end part of the scanning signal line GL is connected to a gate terminal GTM. The terminal GTM and the part where the scanning signal line GL is connected to the terminal GTM are made of the 1st conductive film g1, which is coated with the 1st conductive film d1 consisting of the ITO film. An island—shaped pattern which is the 2nd conductive film d2 made of chrome, where a source electrode SD 1 and a drain electrode SD 2 are formed, is provided between the end part of a protective film PSV 1 made of the silicon nitride film and the scanning signal line GL. Since water does not infiltrate between the



prevented from corroding because of the ionization of the 1st conductive film g1 and the 1st conductive film d1_even when potential difference occurs between adjacent scanning signal lines GL. Thus, the liquid crystal display device where the signal line does not corrode is obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

1. Title of the Invention: LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME

2. Claims

- 1. An active matrix liquid crystal display device whose pixels each include a thin film transistor and a pixel electrode, wherein terminals and signal electrodes connected to the terminals are at least partially covered with an ITO film, and an opaque conductive film is provided between ends of silicon nitride films and the signal electrodes covered with the ITO film.
- 2. A method for manufacturing an active matrix liquid crystal display device whose pixels each include a thin film transistor and a pixel electrode, the method comprising the steps of: providing an insulating layer serving as a gate insulating layer; forming pixel electrodes on the insulating layer, and subsequently forming source electrodes and drain electrodes of an opaque conductive film.

[Advantages]

As described above, in the liquid crystal display device of the present invention, an opaque conductive film is provided between ends of the silicon nitride films and signal electrodes covered with an ITO film. The ITO of the ITO film covering the signal electrodes is therefore not reduced at the ends of the silicon nitride films. As a result, the adhesion between the signal electrodes and the silicon nitride films is enhanced and thus water does not enter the interfaces between the signal electrodes and the silicon nitride films. Thus, conductive films

forming the signal electrodes are not ionized and the signal electrodes are therefore not subjected to corrosion, even if a potential difference occurs between adjacent signal electrodes.

In the method for manufacturing the liquid crystal display device of the present invention, after forming the pixel electrodes on the insulating layer, source electrodes and drain electrodes are formed of an opaque conductive film. Thus, the pixel electrodes are disposed on the clean insulating layer. This enhances the adhesion between the insulating layer and the pixel electrodes. As a result, when the pixel electrodes are formed, the film forming the pixel electrodes does not peel together with resist and the pixel electrodes are, therefore, not damaged nor do point defects occur. In addition, since side etching does not substantially occur while the pixel electrodes are formed, the area of the pixel electrodes is not reduced.

As described above, the present invention is extremely effective.

4. Brief Description of the Drawings

Fig. 1A is a schematic plan view of a gate terminal of a liquid crystal display device shown in Fig. 2A. Fig. 1B is a sectional view taken along line IB-IB in Fig. 1A. Fig. 1C is a sectional view taken along line IC-IC in Fig. 1A. Fig. 2A is a plan view showing a main part of a pixel of a liquid crystal display region of an active matrix color liquid crystal display device of the present invention. Fig. 2B is a sectional view of a part taken along line IIB-IIB in Fig. 2A and the vicinity of a sealed region. Fig. 2C is a sectional view taken along line IIC-IIC in Fig 2A. Fig. 3 is a plan view of a main part of the

liquid crystal display region where a plurality of the pixels, one of which is shown in Fig. 2A, are arrayed. Figs. 4 to 6 are plan views of specific layers of the pixel shown in Fig. 2A. Fig. 7 is a plan view of a main part where only a color filter layer is superimposed on a pixel electrode layer shown in Fig. 3. Fig. 8 is an equivalent circuit diagram of a liquid crystal display region of an active matrix color liquid crystal display device. Fig. 9 is an equivalent circuit diagram of the pixel shown in Fig. 2A. Fig. 10 is a time chart showing the driving voltage of scanning signal electrodes applied by direct current compensation.

SUB: transparent glass substrate

GL: scanning signal electrode

DL: image signal electrode

GI: insulating layer

GT: Gate electrode

AS: i-type semiconductor layer

SD: source electrode or drain electrode

PSV: protective layer

BM: light-shielding film

LC: liquid crystal

TFT: thin film transistor

ITO: transparent pixel electrode

g, d: conductive film

19日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-245736

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)10月1日

G 02 F 1/136 29/784 H 01 L

500 101 7370-2H 8910-2H

8624-5F H 01 L 29/78

3 1 1

審査請求 未請求 請求項の数 2 (全16頁)

60発明の名称

液晶表示装置およびその製造方法

②特 顧 平1-66147

願 平1(1989)3月20日 ②出

個発 明 者

谷 秀

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑫発 明

良

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

@発 明 者

野

晃

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

の出 願 人 株式会社日立製作所

四代 理 人 弁理士 小川 勝男 東京都千代田区神田駿河台4丁目6番地

外1名

1. 発明の名称

被晶表示装置およびその製造方法

- 2. 符許請求の範囲
 - 1.薄膜トランジスタと画兼電極とを画楽の一棒 成要素とするアクティブ・マトリクス方式の被 基表示装置において、婚子および上記端子と**接** 続された信号線の少なくとも一部をITO頭で 被関し、窒化シリコン膜の蝸部と上記ITO膜 で被覆された上記信号線との間に不透明導電膜 を設けたことを特徴とする被品表示装置。
 - 2. 韓膜トランジスタと関素電攝とを画素の一帯 成要素とするアクティブ・マトリクス方式の被 品表示装置を製造する方法において、ゲート値 縁膜として使用される絶縁膜を設け、上記絶縁 膜上に上記習楽電極を形成したのち、不透明導 覚醒によりソース覚極、ドレイン覚極を形成す ることを特徴とする被品表示装置の製造方法。
- 3. 発明の詳細な説明 【産業上の利用分野】

この発明は、被晶設示装置、特に、薄膜トラン ジスタ等を使用したアクティブ・マトリクス方式 の液晶表示装置に関する。

【従来の技術】

アクティブ・マトリクス方式の被品表示装置は、 マトリクス状に配列された複数の画素電極の各々。 に対応して非線形衆子(スイッチング表子)を設立 けたものである。各画景における故昌は理論的に は常時駆動(デューティ比 1.0) されているので、 時分割駆動方式を採用している、いわゆる単純マ トリクス方式と比べてアクティブ方式はココント ラストが良く特にカラーでは欠かせない技術とな りつつある。スイッチング素子として代表的なも のとしては稗度トランジスタ(TPT)がある。

従来のアクティブ・マトリクス方式の液晶表示 装置においては、特開昭61-151516分公領に示さ れるように、ITO膜(透明導電膜)の上に直接 窒化シリコン膜を形成している。

また、従来のアクティブ・マトリクス方式の核 **晶表示装置の製造方法においては、不透明導電膜** しかし、ITO膜の上に直接窒化シリコン膜を 形成したときには、窒化シリコン膜を還元性雰囲気で形成するから、窒化シリコン膜を形成する際 に、ITO膜が遠元されて、ITO膜と窒化シリコン膜との接着が悪くなるので、窒化シリコン膜 の網部においてITO膜と窒化シリコン膜との間 に水分が浸入するため、隣接する退電膜間に電位 送が生ずると、導電膜がイオン化して、導電膜が 腐食する。

また、不透明遠電膜によりソース電極、ドレイン電極を形成したのちに、ITO膜からなる透明 園業電極を設けたときには、ソース電極、ドレイン電価を形成する際に、ゲート絶縁膜として使用 される絶縁膜の姿面が汚染されるから、ゲート絶 縁膜として使用される絶縁膜と透明固素電極の接 着が悪くなるので、透明固素電極を形成するとき に、ITO膜がレジストととともに刻がれ、透明

種膜として使用される絶縁膜を設け、上記絶縁膜 上に上記調素電極を形成したのち、不透明導電膜 によりソース電極、ドレイン電極を形成する。

(作用)

この被品表示装置においては、窓化シリコン膜の端部とITO膜で被覆された信号線との間に不透明導電膜を設けているから、窒化シリコン膜の端部においては、信号線を被覆したITO膜が避元されることはない。

また、この液品表示装置の製造方法においては、 総様膜上に画素電極を形成したのち、不透明導電 膜によりソース電極、ドレイン電極を形成するか ら、精浄な絶縁膜上に面素電極を形成することが できるので、絶縁膜と透明画素電極の接着が良好 となる。

【実施例】

以下、この発明の構成について、アクティブ・マトリクス方式のカラー被 品表示装置にこの発明を適用した実施例とともに説明する。

なお、実施例を説明するための全国において、

國素電極が損傷して、点欠路になるとともに、選 明國素電極を形成するときに、サイドエッチング 量が大きくなるので、透明國素電極の面積が小さ くなる。

この発明は上述の課題を解決するためになされたもので、導電膜が腐食することがない液品表示 装置、点欠陥になることがなく、かつ透明固素電質が小さくならない液晶表示装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

この目的を違成するため、この発明においては、 薄膜トランジスタと画楽電極とを画素の一構成要 素とするアクティブ・マトリクス方式の液品表示 装置において、端子および上配端子と接続された 信号線の少なくとも一部をITO膜で被覆し、窒 化シリコン膜の端部と上記ITO膜で被覆された 上記信号線との間に不透明導電膜を扱ける。

また、薄膜トランジスタと耐無電極とを囲楽の 一構成要素とするアクティブ・マトリクス方式の 液品表示装置を製造する方法において、ゲート槍

同一機能を有するものは同一符号を付け、その機 り返しの説明は省略する。

第2A図はこの発明が適用されるアクティブ・マトリクス方式カラー被晶表示装配の一直消とその周辺を示す平面図であり、第28回は第2A図のⅡ8-Ⅱ8切断線における断面と表示パネルのシール部付近の断面を示す図であり、第2C図は第2A図のⅡC-ⅡC切断線における断面図である。また、第3図(薬部平面図)には、第2A図に示す函素を複数配置したときの平面図を示す。

(両無配置)

第2 A 図に示すように、各國素は、隣接する2本の走変信号線(ゲート信号線又は水平信号線)G L と、隣接する2本の映像信号線(ドレイン信号線又は垂直信号線)D L との交差領域内(4本の信号線で囲まれた領域内)に配置されている。各面素は稼餓トランジスタTFT、囲素電極ITO1および付加容量Caddを含む。走変信号線G L は、列方向に延在し、行方向に変数本配置されている。映像信号線 D L は、行方向に延在し、列

方向に複数本配置されている。

《パネル断面全体構造》

第2B図に示すように、被品層 L C を基準に下部 遺明ガラス基板 S U B 1 側には 球膜トランジスタ T F T および 遺明 画素電極 I T O 1 が形成され、上部 遺明ガラス基板 S U B 2 側には、カラーフィルタ F I L 、 遠光用 ブラックマトリクスパターンB M が形成されている。下部 遺明 ガラス基板 S U B 1 倒は、たとえば、1.1 [mm] 程度の厚さで構成されている。

第2日図の中央部は一個調部分の断面を示しているが、左側は透明ガラス基板SUBIおよびSUB2の左側輸部分で外部引出配線の存在する部分の断面を示している。右側は、透明ガラス基板SUB1およびSUB2の右側標部分で外部引出配線の存在しない部分の断面を示している。

第2B図の左側、右側のそれぞれに示すシール材 S L は、被品 L C を封止するように構成されており、被品封入口(図示していない)を除く透明ガラス基板 S U B 1 および S U B 2 の縁周囲全体

UB1 側の保護膜PSV1の上部に形成される。

上部透明ガラス基板SUB2の内側(被品側)の表面には、遮光膜BM、カラーフィルタFIL、保膜膜PSV2、共通透明図素電極(COM)ITO2および上部配向膜ORI2が順次程度して設けられている。

この被品表示装置は、下部透明ガラス基板SUB1個、上部透明ガラス基板SUB2個のそれぞれの層を別々に形成し、その後、上下透明ガラス基板SUB1およびSUB2を重ね合せ、両者間に液晶LCを對入することによって組み立てられ

《羅牒トランジスタでFT》

稼渡トランジスタTFTは、ゲート電極GTに 正のパイアスを印加すると、ソースードレイン間 のチャネル抵抗が小さくなり、パイアスを零にす ると、チャネル抵抗は大きくなるように動作する・

各画楽の薄膜トランジスタTFTは、画素内に おいて3つ(複数)に分割され、薄膜トランジスタ (分割導膜トランジスタ)TFT1、TFT2およ に沿って形成されている。シール材SLは、たと えば、エポキシ横層で形成されている。

前記上部達明ガラス基板SUB2個の共通透明 國素電極ITO2は、少なくとも一個所において、 級ペースト材SILによって、下部透明ガラス基 板SUB1個に形成された外部引出配線に接続さ れている。この外部引出配線は、前述したゲート 電価GT、ソース電価SD1、ドレイン電価SD 2のそれぞれと同一製造工程で形成される。

配向膜ORI1およびORI2、透明画素電低ITO、共通透明菌素電低ITO、保護膜PSV1 およびPSV2、純粋膜GIのそれぞれの層は、シール材SLの内側に形成される。備光板POLは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB2のそれぞれの外側の表面に形成されている。

被品LCは、液晶分子の向きを設定する下部配向膜ORI1および上部配向膜ORI2の間に封入され、シール部SLよってシールされている。

下部配向膜ORI1は、下部透明ガラス基板S

くゲート電板GT》

ゲート電低 G T は、第4回(第2A回の層 g 1、g 2 および A S のみを描いた 平面図) に詳細に示すように、走査信号線 G L から垂直方向(第2A 図および第4 図において上方向)に突出する形状

で構成されている(T字形状に分岐されている)。
ゲート電価 G T は、薄膜トランジスタ T F T 1 ~
T F T 3 のそれぞれの形成領域まで突出するよう
に構成されている。薄膜トランジスタ T F T 1 ~
て 作 3 のそれぞれのゲート電極 G T は、一年電極 C T は、一年電極 C T は、一年電極 C T は、一年電極 C T は、 準膜トランジスタ T F T の形成 原 の形成 原 の形成 原 第1 で 構成する。第1 で 構成する。第1 で 構成する。第1 で 構成する。第1 で 形成する。
は スパッタ で 形成されたり ロム (C r) 膜を用い、1000(人) 2 度 の 膜 F で 形成する。

このゲート電幅GTは、第2A図、第2B図および第4図に示されているように、半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。したがって、基板SUBIの下方に蛍光灯等のパックライトBLを取付けた場合、この不透明のCェゲート電係GTが影となって、半導体層ASにはパックライト光が当たらず、光限射による準電現象すなわちTFTのオフ特性劣

合膜で構成されている。この走査信号線GLの第 1 運電膜 8 1 は、前記ゲート電価GTの第1運電 膜 8 1 と同一製造工器で形成され、かつ一体に構 成されている。第2 運電膜 8 2 は、たとえば、ス パッタで形成されたアルミニウム膜を用い、1000 ~5500(A)程度の膜厚で形成する。第2 準電膜 8 2 は、走変信号線GLの抵抗値を低減し、信号伝 連速度の高速化(翼測の情報の書込特性向上)を 図ることができるように構成されている。

また、走査信号線GLは、第1導電膜 B1の標 寸法に比べて第2導電膜 B2の幅寸法を小さく構成している。すなわち、走査信号線GLは、その 側盤の段差形状がゆるやかになっている。

さらに、第1A図〜第1C図に示すように、走 変信号様GLの場部はゲート場子GTMに接続されており、場子GTMおよび走空信号級GLの幅 子GTMと接続された部分は第1準電膜 g 1 からなり、第1番電膜 g 1 は透明圖素電極 I T O 1 が 形成される I T O 膜からなる第1準電膜 d 1 (説 明後述)によって被覆され、また室化シリコン顔 化は起きにくくなる。なお、ゲート電極 C T の本来の大きさは、ソース・ドレイン電極 S D 1 と S D 2 関をまたがるに最低限必要な(ゲート電極とソース・ドレイン電極の位数合わせ余裕分も含めて)幅を持ち、チャンネル幣 W を決めるその奥行き長さはソース・ドレイン電極間の距離(チャンネル長) L との比、すなわち相互コンダクタンスま■を決定するファクタ W / L をいくつにするかによって決められる。

この実施例におけるゲート電極の大きさは勿論、 上述した本来の大きさよりも大きくされる。

ゲート電極GTのゲートおよび遮光の機能面からだけで考えれば、ゲート電極GTおよび走変信号線線GLは単一の層で一体に形成しても良く、この場合不透明導電材料としてSiを含有させたAI、網AI、Pdを含有させたAI等を選ぶことができる。

【走査信号線GL】

前記走査信号線GLは、第1導電膜g1および その上部に設けられた第2導電膜g2からなる技

からなる保護膜PSV1(説明後述)の端部とと を信号線GLとの間にソース電極SD1、ドラン 電価SD2が形成されるクロムからなる設けるの 電価SD2が形成されるクロムからなる設けるの でのため、保護アSV1の端部膜でいる。このため、保護アSV1の端部膜では、 を変信号線GLを被覆した類膜PSV1の 端部においてき変信号線GLと保護膜PSV1との が選示されることはないから、保護膜PSV1と の接着が良好となるので、走変信号線GLと保護 関PSV1との間に対した変信号線GLと保護 関PSV1との間に対したが進入で の接着が良好となるので、走変信号線GLと保護 としても、第1準電膜 81、第1導電膜 41がイオン化して、定変信号線GLが腐食することはな

《ゲート絶縁膜G I》

始縁限GIは、薄膜トランジスタTFT1~TFT3のそれぞれのゲート絶縁膜として使用される。絶縁膜GIは、ゲート電傷GTおよび走査信号線GLの上層に形成されている。絶縁膜GIは、たとえば、プラズマCVDで形成された変化珪素

膜を用い、3000[人]程度の腹厚で形成する。 **〈半速体層AS〉**

i型半導体層ASは、第4因に示すように、複数に分割された障膜トランジスタTPT1~TPT3のそれぞれのチャネル形成領域として使用される。i型半導体層ASは、アモーファスシリコン膜又は多結品シリコン膜で形成し、約1800[入]程度の膜厚で形成する。

i型学導体層ASは、第2A図および第4図に

第2 導電膜 d 2 は、スパッタで形成したクロム 膜を用い、 500~1000[A]の腰厚 (この実施例では、 600[A]程度の腹厚) で形成する。クロム質は、 膜厚を厚く形成するとストレスが大きくで形成で、 2000[A]程度の関厚を越えない範囲 d 0 との形成 d 0 とので 接近する。クロム膜は、 N * 型半導体層 d 0 との形 接 は ずる。クロム酸は、 N * 型半導体層 d 0 にの 接 は が 点 の アルミニウムが N * 型半導体層 d 0 に することを防止する、 所 簡 パリア層 を 構成する。 第2 準電膜 d 2 としては、 クロム膜 、 高融 属 い リサイド (M o S i *、 T i S i *、 T a S i *、 W S i *) 膜で形成してもよい。

第2準電酸 d 2を写真処理でパターニングした 後、同じ写真処理用マスクで敢は第2 導電酸 d 2 をマスクとして N * 型半準体層 d 0 が除去される。 つまり、主型半導体層 A S 上に残っていた N * 型 半導体層 d 0 は第2 導電膜 d 2 以外の部分がセル フアラインで除去される。このとき、 N * 型半導 体層 d 0 はその厚さ分は全て除去されるようエッ 詳細に示すように、走変信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。この交差部主型半準体層ASは、交差部における走変信号線GLと映像信号線DLとの短絡を低減するように構成されている。

《ソース・ドレイン電極SD1、SD2》

複数に分割された薄膜トランジスタTFT1~ TFT3のそれぞれのソース電極SD1とドレイン電極SD2とは、第2A図、第2B図および第 5図(第2A図の第1導電膜d1~第3導電膜d 3のみを描いた平面図)で詳細に示すように、1 型半導体層AS上にそれぞれ蓋隔して設けられている。

ソース電極SD1、ドレイン電極SD2のそれぞれは、N*型半導体層dOに接触する下層側から、第2導電膜d2、第3導電膜d3を解決重ね合わせて構成されている。ソース電極SD1の第2導電膜d2および第3導電膜d3は、ドレイン電価SD2のそれぞれと同一製造工程で形成される。

チされるので、型半導体層ASも若干その表面部分でエッチされるが、その程度はエッチ時間で制御すれば良い。

しかる後第3選電額 d 3 が、アルミニウムのスパッタリングで3000~5500[A]の腹厚 (この実施例では、3500[A]程度の関厚) に形成される。アルミニウム原は、クロム膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電価SD1、ドレイン電価SD2および映像信号線DLの抵抗値を低減するように構成されている。第3選電膜 d 3 としては、アルミニウム膜の他に、ソリコン(S1)や網(Cu)を添加物として含有させたアルミニウム膜で形成してもよい。

ソース電低SD1の第2導電膜 d2、ドレイン 電価SD2の第2導電膜 d2のそれぞれは、上層 の第3導電膜 d3に比べて内側に (チャンネル領 域内に) 大きく入り込んでいる。つまり、これら の部分における第2導電膜 d2は、第3導電膜 d 3とは無関係に薄膜トランジスタTFTのゲート 長しを規定できるように構成されている。

ソース電視SD1は、透明準電膜(Induin-Tin -Oxide ITO:ネサ膜) から成りかつ1000~2000 [人]の膜厚(この実施例では、1200[人]程度の膜 厚)の第1導電膜は1で形成された透明菌素電極 ITO1 (説明後述) に接続されている。ソース 電圧SD1は、i型半導体層ASの段蓬形状(N ▼ 型半導体層40の膜厚と1型半導体層ASの膜 鷹とを加算した印度に相当する段差)に沿って操 成されている、具体的には、ソース電板SD1は、 i型半導体層ASの度差形状に沿って形成された 第2導電膜d2と、この第2導電膜d2の上部に それに比べて透明醤素電極ITO1と接続される 個を小さいサイズで形成した第3導電膜d3とで 構成されている。ソース電極SD1の第3準電源 d 3 は、第 2 導電機 d 2 のクロム膜がストレスの 増大から厚く形成できず、1型半導体層ASの段 差形状を乗り越えられないので、この主型半導体 層ASを乗り越えるために構成されている。つま り、第3導電膜43は、厚く形成することでステ ップカパレッジを向上している。第3導電膜 4 3

は、厚く形成できるので、ソース電磁 S D 1 の抵抗値(ドレイン電福 S D 2 や映像信号線 D L についても同様)の低級に大きく寄与している。 透明 面洞電値 I T O 1 は第 2 導電膜 d 2 と接続するように構成されている。第 1 導電膜 d 1 と第 2 導電間の接続部の段差形状が小さいので、確実に接続することができるとともに、第 1 導電膜 d 1 と第 3 導電膜 d 3 とが接触しないので、第 3 導電膜 d 3 とが接触しない。

《函素電信ITO1》

前記透明図裏電極ITO1は、各面素毎に設けられており、液晶表示部の固素電極の一方を構成する。透明面素電極ITO1は、面素の複数に分割された準膜トランジスタTFT1~TFT3のそれぞれに対応して3つの透明面素電極(分割透明画素電極E1~E3は各々準膜トランジスタTFTのソース電優SD1に接続されている。

透明西景電福E1~E3のそれぞれは、実質的

に関一面積となるようにバターニングされている。
このように、1 画剤の薄膜トランジスタTFT
を複数の薄膜トランジスタTFT1~TFT3に
分割し、この複数に分割された薄膜トランジスタ
TFT1~TFT3のそれぞれを接続することにより、分割された一部分(たとえば、TFT1)が点欠陥になっても、画剤全体でみれば点欠
陥でなくなる(TFT2およびTFT3が欠陥でない)ので、点欠陥の確率を低減することができ、また欠陥を見にくくすることができる。

また、前記画素の分割された透明調素電極E1 ~E3のそれぞれを実質的に同一面積で構成する ことにより、透明調素電価E1~E3のそれぞれ と共通透明調素電価ITO2とで構成されるそれ ぞれの液晶容量(Cpix)を均一にすることがで きる。

《保護膜PSV1》

稼載トランジスタTFTおよび透明製業電極Ⅰ TQ1上には、保護腹PSV1が設けられている。 保護膜PSV1は、主に、薄膜トランジスタTFTを選気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1は、たとえば、プラズマCVDで形成した酸化珪素膜や蜜化珪素膜で形成されており、8000[A]程度の膜厚で形成する。

《遮光膜BM》

上部基板SUB2側には、外部光(第2B図では上方からの光)がチャネル形成領域として使用される。型半導体層ASに入射されないように、建設度BMが設けられ、第6図のハッチングに示すようなパターンとされている。なお、第6図は第2A図におけるITO膜層d3、フィルタ層FILおよび減光膜BMのみを描いた平面図である。遠光膜BMは、光に対する遮蔽性が高い、たとえば、アルミニウム膜やクロム膜等で形成されており、この実施例では、クロム膜がスパッタリングで1300[人]程度の瞑厚に形成される。

したがって、TFT1~3の共通半導体層AS は上下にある選光膜BMおよび大き目のゲート電 低GTによってサンドイッチにされ、その部分は 外部の自然光やパックライト光が当たらなくなる。 遠光膜BMは第6図のハッチング部分で示すよう に、関粛の周囲に形成され、つまり遮光膜BMは 格子状に形成され(ブラックマトリクス)、この 格子で1回素の有効表示領域が仕切られている。 したがって、各種素の輪邦が遮光膜BMによって はっきりとしコントラストが向上する。つまり 光膜BMは、半導体層ASに対する遮光とブラッ クマトリクスとの2つの機能をもつ。

なお、バックライトをSUB2関に取り付け、 SUB1を概察側(外部費出側)とすることもできる。

《共通電循ITO2》

共通透明関素電極ITO2は、下部透明ガラス 移板SUB1関に関素母に設けられた透明関素電 種ITO1に対向し、液晶の光学的な状態は各関 素電極ITO1と共通電機ITO2間の電位差 (電界)に応答して変化する。この共通透明固素 電低ITO2には、コモン電圧Vcom が印加され

ことができる。まず、上部遺明ガラス基板SUB 2の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を 除去する。この後、染色基材を赤色染料で染め、 固着処理を施し、赤色フィルタRを形成する。 次 に、阿様な工程を施すことによって、緑色フィル タG、青色フィルタBを順次形成する。

〈保護膜PSV2〉

保護膜PSV2は、前記カラーフィルタFIL を異なる色に染め分けた染料が被品LCに細れる ことを防止するために設けられている。保護膜P SV2は、たとえば、アクリル樹脂、エポキン樹 腹等の遺明機関材料で形成されている。

く資表配列>

前記液晶表示部の各面素は、第3回および第7 図に示すように、走変信号線GLが延在する方向 と同一列方向に複数配置され、面景列X1, X2, X3, X4, …のそれぞれを 成している。各面表 列X1, X2, X3, X4, …のそれぞれの函表は、 釋談トランジスタTFT1~TFT3および透明 るように構成されている。コモン電圧 V com は、 映像信号線 D L に印加されるロウレベルの翻動電 圧 V d minとハイレベルの駆動電圧 V d maxとの中 間電粒である。

〈カラーフィルタFIL〉

カラーフィルタアILは、次のように形成する

護潮電框E1~E3の配置位置を同一に構成して いる。つまり、奇数國表列X1,X3,…のそれぞ れの国家は、連膜トランジスタTFT1~TFT 3の配置位置を左側、透明面楽電板と1~E3の 配置位置を右側に構成している。奇数面素列入1。 X3.…のそれぞれの行方向の群りの偶数 画素列 X 2 , X 4 , ... の それ ぞれ の 面 楽 は 、 奇 数 麗 秦 列 X 1.X3.…のそれぞれの画素を前記映像信号線D しの弧在方向を基準にして線対称でひっくり返し た面裏で構成されている。すなわち、面景列又2。 X4,…のそれぞれの画表は、稗膜トランジスタ TFT1~TFT3の配置位置を右側、 透明画表 電極B1~B3の配置位置を左側に構成している。 そして、 資素列又 2、又 4、… のそれぞれの耐奈は、 西兼列入1,又3,…のそれぞれの選条に対し、列 方向に半回表間隔移動させて(ずらして)配置さ れている。つまり、醤濃剤Xの各菌素間隔を 1.0 .(1.0ピッチ) とすると、次段の西森列スは、各 胃素間隔を 1.0とし、前段の曺素列スに対して列 方向に 0.5面裏間隔 (0.5ピッチ) ずれている。

各 西 素間を 行方向 に 延在する 映像 信 号線 D L は、各 面 素 列 X 間 に おい て、 半 面 素間 隔 分 (0.5 ピッチ分) 列方向 に 延在するよう に 構成されている。

その結果、第7回に示すように、前段の画書列 又の所定色フィルタが形成された画楽(たとえば、 画潔列 X 。の赤色フィルタ R が形成された画楽) と次段の画楽列 X の同一色フィルタ が形成された 画楽 (たとえば、響楽列 X 4 の赤色フィルタ R が 形成された画素)とが 1.5 画素 画 隔 (1.5 ピッチ) 離隔され、また、 R G B のカラーフィルタ F I L は三角形配置となる。カラーフィルタ P I L の R G B の三角形配置検 強は、 各色の 混色を 良くする ことができるので、カラー 画像の 解像 度を向上す ることができる。

また、映像信号線DLは、各面素列X間において、半面素間隔分しか列方向に延在しないので、 隣接する映像信号線DLと交差しなくなる。した がって、映像信号線DLの引き回しをなくしその 占有面積を低減することができ、また映像信号線 DLの迂回をなくし多層配線構造を廃止すること

L字状に屈折して形成されている。この意ね合せは、第2C図からも明らかなように、適明画楽電低E1~E3のそれぞれを一方の電価PL2とし、瞬りの走査信号級GLを他方の電幅PL1とする保持容量素子(静電容量素子)Cadd を構成する。この保持容量素子Cadd の膀電体膜は、薄膜トランジスタTドTのゲート絶種膜として使用される・絶種膜GIと同一層で構成されている。

保持容量 Cadd は、第4 関からも明らかなように、ゲート線 G L の 1 層目 g 1 の幅を広げた部分に形成されている。なお、ドレイン線 D L と交差する部分の層 g 1 はドレイン線との短絡の確率を小さくするため組くされている。

保持容量素子Cadd を構成するために重ね合わされる透明菌素電極E1~E3のそれぞれと容量電極級(g1)との間の一部には、節紀ソース電極SD1と同様に、段差形状を乗り越える際に透明顕素電極ITO1が断線しないように、第1導電膜d1および第2導電膜d2で構成された島銀域が設けられている。この島領域は、透明過素電

ができる。

く表示パネル全体等価回路》

この被晶表示部装置の等価回路を第8週に示す。
XiG, Xi+1G, …は、緑色フィルタGが形成される面景に接続された映像信号線DLである。
XiB, Xi+1B。…は、青色フィルタBが形成される面景に接続された映像信号線DLである。
Xi+1R, Xi+2R, …は、赤色号線号の以外ので通知に対した映像信号線のLである。
対形成これらの映像信号線DLは、映像信号のある。
で通知X1を通択する走変信号線GLである。
四葉列X1を通択する走変信号線GLである。
四葉列X2, X3, …のそれぞれを通択なる。
に接続これでいる。

《付加容量 Caddの構造》

透明函素電価E1~E3のそれぞれは、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走変信号線GLと重なるよう、

裾ITO1の面稜(閉口率)を低下しないように、 できる限り小さく構成する。

《付加容量 Caddの等価回路とその動作》

第2A図に示される面裏の等価回路を第9図に示す。第9回において、Cgsは薄膜トランジスタTFTのゲート電極GTおよびソース電極SD1間に形成される寄生容量である。寄生容量Cgsの誘電体膜は結糠膜GIである。Cpix は透明画素電極ITO2(COM)間で形成される液晶容量である。 版晶容量Cpix の誘電体膜は液晶LC、保護膜PSV1および配向膜ORI1,ORI2である。V1cは中点電位である。

的記保持容量来子 C add は、TFT がスイッチングするとき、中点電位(画楽電極電位) V lcに対するゲート電位変化 Δ V g の影響を低波するように動く。この様子を式で表すと

 Δ V $Lc = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta$ V g となる。ここで Δ V Lc は Δ V g による中点電位の変化分を扱わす。この変化分 Δ V Lc は液晶に加わ

る直流成分の原因となるが、保持容量 Cadd を大きくすればする程その値を小さくすることができる。また、保持容量 Cadd は放電時間を長くする作用もあり、TFTがオフした後の映像情報を長く審徴する。被品 L C に印加される直流成分の低減は、被品 L C の寿命を向上し、被品表示函面の切り替え時に前の面像が残る所謂焼き付きを低減することができる。

前述したように、ゲート電種 G T は半球体 層 A S を完全に 関うよう大きくされている分、ソース・ドレイン電極 S D 1、 S D 2 とのオーバラップ面 積が増え、したがって 寄生容量 C gs が大きくなり 中点電位 V 1 c はゲート(走査)信号 V g の影響を 受け易くなるという逆効果が生じる。 しかし、保 持容量 C add を 設けることによりこの デメリットも 解消することができる。

前記保持容量素子 Cadd の保持容量は、菌素の 審込特性から、被晶容量 Cpix に対して4~8倍 (4・Cpix<Cadd<8・Cpix)、重ね合せ容量 Cgs に対して8~32倍 (8・Cgs<Cadd

 $\Delta V_1 = -(Cgs/C) \cdot V 2$

 $\Delta V_{\bullet} = + (C_{gs}/C) \cdot (V_1 + V_2)$

- (Cadd/C)·V2

 $\Delta V_{s} = -(C_{s} / C) \cdot V 1$

+ (Cadd/C)·(V1+V2)

 $\Delta V_{\bullet} = -(Cadd/C) \cdot V 1$

だだし、百乗の合計の容量:C=Cgs+Cpix

<32·Cgs)程度の値に設定する。

《付加 量 Cadd電極線の結線方法》

容量電極線としてのみ使用される最終限の走査信号線GL(または初段の走査信号線GL)は、第8図に示すように、共通透明函素電極「Vcos)ITO2に接続する。共通透明函素電極ITO2は、第2B図に示すように、被品表示装置の周線部において銀ペースト材SLによって外部引出配線に接続されている。しかも、この外部引出配線の一部の導電層(glおよびg2)は走査信号線GLと向一製造工程で構成されている。この結果、数終段の容量電極線GLは、共通透明函素電極ITO2に簡単に接続することができる。

または、第8図の点線で示すように、最終段 (初限)の容量電極線GLを初段(最終段)の走 査信号線GLに接続しても良い。なお、この接続 は液品表示部内の内部配線或は外部引出配線によ って行うことができる。

《付加容量 Cadd 走査信号による直流分相殺》 この被品表示装置は、先に本額出頭人によって

+ Cadd

ここで、走査信号線 G L に印加される配動電圧 が充分であれば(下記(注】参照)、液晶 L C に 加わる底流電圧は、

 Δ V $_{s}$ + Δ V $_{s}$ = (Cadd·V 2 - Cgs·V 1)/C となるので、Cadd·V 2 = Cgs·V 1 とすると、 被基LCに加わる直流電圧は0になる。

つまり、直流相殺方式は、重ね合せ容量C&sによる中点電位Vlcの引き込みによる低下分を、持容量素子Cadd および次段の走査信号線GL (容量電極線)に印加される駆動電圧によって押し上げ、被晶LCに加かる直流成分を極めて小さくすることができる。この結果、被晶表示装置は被晶LCの寿命を向上することができる。勿論、遮光効果を上げるためにゲートGTを大きくした場合、それに伴って保持容量Cadd の値を大きくすれば良い。

ドレイン場子、映像信号棋のドレイン端子と接続 に水煮ガス、ホスフィンガスを導入して、膜厚が 400[A]のN*型シリコン膜を設ける、つぎに、 ドライエッチングガスとしてSP。、CCR。を 使用した写真頗刻技術でN+型シリコン膜、i型 非品質シリコン膜を選択的にエッチングすること により、i型半導体層ASを形成する。つぎに、 レジストを除去したのち、ドライエッチングガス としてSF。を使用した写真独刻技術で、窓化シ リコン膜を選択的にエッチングすることによって、 箱縁膜GIを形成する。つぎに、レジストを除去 したのち、膜厚が1200[A]のITO膜からなる第 1 導電膜 d 1 をスパッタリングにより設ける。つ ぎに、エッチング液として塩酸と硝酸との混酸を 使用した写真熱刻技術で第1導電膜は1を選択的 にエッチングすることにより、透明醤煮電極IT O1およびゲート帽子GTM、ドレイン帽子の最 上層を形成する。つぎに、レジストを除去し、

230 C. N. ガス雰囲気でペークしたのち、腹厚が 600~1200[人]たとえば 500[人]のクロムからなる第2導電膜 d 2をスパッタリングにより形成

された一部および保持容量素子 Cadd の電桶 PL 1を形成する。つぎに、レジストを利離被S60 2 (商品名)で除去したのち、0。アッシャーを 1分間行なう。つぎに、護厚が1000[A]のアルミ ニウムーシリコンーパラジウム(またはアルミニ ウムーパラジウム、アルミニウムーシリコン、ア ルミニウムーシリコンーチタン、アルミニウムー シリコンー鋼等)からなる剪2導電膜 g 2 をスパ ッタリングにより設ける。つぎに、エッチング被 としてリン酸と硝酸と酢酸との混酸を使用した写 真然刻技術で第2導電膜g2を適択的にエッチン グすることにより、 走査信号線 G L の 第 2 層を形 成する。つぎに、ドライエッチング装置にSF。 ガスを導入して、シリコン等の残渣を除去したの ち、レジストを除去する。つぎに、プラズマCV D装置にアンモニアガス、シランガス、窒素ガス を導入して、膜厚が3500[人]の窒化シリコン膜を 設け、プラズマCVD装置にシランガス、水系ガ スを導入して、腹厚が1800~2200[人]の i 型非品 質シリコン膜を設けたのち、プラズマCVD装置

する。つぎに、写真無刻技術で第2導電腹d2を 選択的にエッチングすることにより、映像信号線 DL、ソース電極SD1、ドレイン電極SD2の 第1層を形成するとともに、走査信号線GL、映 集信号線DL上の保護膜PSV1の始部となるべ き位置に島状パターンを形成する。つぎに、レジ ストを除去する前に、ドライエッチング装置に CC1。、SF。を導入して、N+型シリコン雌 を選択的にエッチングすることにより、N*型半 導体層 d O を形成する。つぎに、レジストを除去 したのち、膜厚が3000~5500[人]たとえば3500 [人]のアルミニウムーパラジウム、アルミニウム ーシリコン、アルミニウムーシリコンーチタン、 アルミニウムーシリコンー飼等からなる第3減量 膜d3をスパッタリングにより設ける。つぎに、 写真競烈技術で第3準電膜 d 3を選択的にエッチ ングすることにより、映像信号繰りし、ソース電 種SD1、ドレイン電櫃SD2の第2層を形成す る。つぎに、レジストを除去したのち、プラズマ CVD装置にアンモニアガス、シランガス、窒素

ガスを導入して、膜厚が1 [μm]の窓化シリコン膜を設ける。つぎに、ドライエッチングガスとして SF。を使用した写真放刻技術で窓化シリコン膜 を選択的にエッチングすることによって、保護膜 PSV1を形成する。

以上、本発明者によってなされた発明を、前記

実施例に基づき具体的に説明したが、この発明は。 前記実施例に限定されるものではなく、その要言 を進成しない範囲において種々変更可能であるこ とは勿論である。

たとえば、上述実施例においては、ゲート電極 形成→ゲート純糠膜形成→半導体層形成→ソース・ ドレイン電極形成の逆スタガ構造を示したが、上 下関係または作る順番がそれと逆のスタガ機造で もこの発明は有効である。また、上述実施例にお いては、下部透明ガラス基板SUB1が7059 ガラスからなる場合について説明したが、背板ガ ラス、他のノンアルカリガラスなどからなる下部 透明ガラス基板を用いてもよい。さらに、上述実 旅例においては、第1週電膜R1によって保持容 量素子Cadd の電極Pですを形成したが、「FTO 膜により保持容量表子 Cadd の電極PL1を形成 してもよい。また、下部透明ガラス基板SUB1 の商園にディップ処理により膜厚が 700~1200 [入]のSi0。膜を設けてもよい。さらに、第2 道 電 購 る 2 と 第 3 道 世 聴 る 3 と を 1 回 の フォトエ

ッチングにより形成してもよい。

【発明の効果】

以上説明したように、この発明に係る被基表示 装置においては、窒化シリコン膜の偏部とITO 膜で被覆された信号線との間に不透明薬電膜を設けているから、窒化シリコン膜の縮部においてはないので、窒化シリコン膜の縮部において信号線と 窒化シリコン膜との酸が良好となるため、信号線と変化シリコン膜との酸者が良好となるため、信号線と変化シリコン膜との間に水分が浸入しないため、間接する信号線間に電位差が生じたとしても、信号線を構成する準電膜がイオン化することはなく、信号線が腐含することはない。

また、この発明に係る液晶表示装置の製造方法 においては、維縁膜上に極素電極を形成したのち、 不透明導電膜によりソース電極、ドレイン電極を 形成するから、滑浄な絶縁膜上に顕素電極を形成 することができる。このため、絶縁膜と顕素電極 との接着が良好となるから、図素電極を形成する ときに、菌素電極を構成する膜がレジストととも に利がれることはないので、商素電極が損傷することはなく、点欠陥になることはない。また、 頭素電極を形成するときに、サイドエッチング量はほとんで生じないため、 菌素電極の面積が小さくなることはない。

このように、この発明の効果は頻苓である。

4.図面の簡単な説明

特開平2-245736 (12)

電価層とカラーフィルタ層のみを描いたとを重ね合せた状態における要部平面図。第8回はアクティブ・マトリックス方式のカラー被晶表示装置の被晶表示部を示す等価回路図、第9回は第2A回に記載される画素の等価回路図、第10回は直流相殺方式による走査信号線の駆動電圧を示すタイムチャートである。

S U B … 透明ガラス基板

G L ··· 走查信号線

D L …映像信号線

G I ··· 純糠膜

G T …ゲート電極

AS… i型半導体層

SD…ソース電優またはドレイン電極

PSV…保護膜

BM…避光膜

LC…液晶

TFT…薄膜トランジスタ


ITO…透明面素電極


g, d…導電膜

Cadd…保持容量素子 Cas…重ね合せ容量 Cpix…液晶容量 GTM…ゲート略子

代理人 弁理士 小。川 醴










 \boxtimes


無



第28図









-268-


第5図




第 6 図




第9図




第 1 0 図



第7図



第8図



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成9年(1997)3月7日

【公開番号】特開平2-245736 【公開日】平成2年(1990)10月1日 【年通号数】公開特許公報2-2458 【出願番号】特願平1-66147

【国際特許分類第6版】

G02F 1/136 500

1/1343

H01L 29/786

[FI]

G02F 1/136 500 7807-2F

1/1343 ···· 7807-2K ····

H01L 29/78 612 C 9056-4M

爭統補正 (自発)

平成 8 3 18

. 特种疗品官 城

· 事件の表示

平成 1 年 特 許 履 第 6 6 1 4 7 号

相正をする者

事件との関係 修 許 出 超 人

名 非 (510) 株式会社 日 立 製 作 万

代 理 人

財 所 〒100 東京都千代田区丸の内・丁目5番1号

株式会社 13 克 製 作 所 內

既 原京 3218-1111(大代表)

氏名 (6850) 弁理上 小 川 勝

胡 正 の 対 象 明神者の発明の名称の相、特許論求の転倒の様 及び発明の詳細な環界の機

簡正の四春

- 1、預明の名称を「液晶表示装置」と補正する。
- 2、特許請求の範囲を別様の通り請正する。
- 3. 別総書第3 頁第13 行~第4 頁第4 行の「また、………小さくなる。」の記載を削除する。
- 4. 四書第4頁第15行目の「笹原」の記憶を「形成」と袖正する。
- 5、 囚者同頁第18行目の「被覆」の監槃を「形成」と補正する。
- 6、四者同爻第17行目の「不透明」の記載を「LTO族と美なる」と諸正する。
- 7. 四君同其第18行~同春第5頁第3行の「また、……・形成する。」の記載 を削除する。
- 8: 同世第5支第6行日の「体度」の記念を「路成」と補正する。
- 9. 阿書岡貫第6行~第7行の「不透明」の記載を「! TO或と異なる」と検正 ナス
- 10、同書同其指き行兵の「被臣」の監戒を「形成」と袖戸する。
- 11. 同審同页第10行~第15行の「また. ………良好となる。」の記載を用 除する。
- 12. 両等第39頁第14行目の「レグストととともに」の記載を「レジストと、 ともに形成」と推正する。
- 13、河青第41頁第5行目の「彼僕」の記載を「形成」と被正する。
- 14.同書同質問行の『不透明』の記載を「『TO裏と異なる』と接正する。
- 18、同書周貸售7行目の「粒度」の記憶を「形成」と補足する。
- 16. 両書両戸第14行~両書第42頁第5行の「また、………小さくなること はない。」の記載を開除する。

. .

部部

神許時求の領別

1. 緑原トラングスタと関素電響とを育業の一級成長者とするアクティブ・マト リクス方式の飲品表示管便において、場子および上記帽子と接続された信号機 の少なくとも一句をITO瞬で形成し、弦化シリコン膜の増部と上記ITO機 で形成された上記信号幕との間に<u>ITO限と見かる</u>等電費を設けたことを特徴 とする収品表示教費。